К сожалению, чтобы оживить мертвый пост, но я на самом деле работаю над этим в Verilog и несколько других вещей в течение нескольких месяцев в этой точке.

Итак, мы знаем, что equihash и астральные, а также neoscrypt то, что мы называем память трудно.

В конкретном случае Эфириума, мы в настоящее время имеем + GB DAG файл 2, или, как я хотел бы назвать это библиотека.

Эта библиотека занимает 2 ГБ сегодня и через несколько месяцев он будет 3GB, и т.д. и т.п.

Таким образом, библиотека должна быть доступной, а затем путь алгоритм работает путем вызова 128 байт "страница" из этой библиотеки 2gb. Ну не называть их последовательно, это на первый взгляд случайного порядка, и он также называет это в общей сложности 64 раз, перед смешиванием его, а затем сравнивая его с текущим одноразовым номером.

64 * 128 байт = 8192 байт или 8.2Kb для остальной части нас.

Итак, теперь мы говорим о том, сколько раз мы можем вытащить 8.2Kb в секунду? правильно, потому что 8.2kb / s является "гашиш", поэтому мы сейчас обсуждаем пропускную способность памяти.

Каждый из 1gb DDR5 имеет приблизительно 24 Гбит / с пропускной способности, что приводит к теоретической макс Эфириума хэш приблизительно 3 Mh / с.

Так что у меня была эта огромная идея для наклеивания одного контроллера MEM и процессор с 16Гб DDR5 барана (который на самом деле довольно дешево по цене $ 6-7 каждый), только чтобы узнать, у меня есть много, чтобы узнать о электротехнике и программированию.

Теоретически можно построить FPGA с 16gb или памятью на 1 контроллер оперативной памяти, с одним процессором и работать около 50 мГн / с на 1 карту. Однако стоимость разработки достаточно высока для того, и астрального было отбиваясь переходом Призрачного Pos на 12+ месяцев. Если кто-нибудь знал, 1 год назад, что Каспер не вступит в силу в октябре, они сделали бы такую ​​карту. Непредусмотрительность 20/20. Люди думают, что Каспер вновь будет развернут вокруг ноября / декабря, и это 1 июль, так что никто не будет инвестировать 20 + K для разработки FPGA / ASIC карты для монет, который собирается доказательство доли.

Я лично считаю, что глупо, как FPGA карта с 16 Гб оперативной памяти, которая проходит вокруг 250W, который предназначен для памяти закаленных криптографического Algos стоит развития.

У меня была блестящая идея объединения 10 таких карт 16gb, с не но источник питания, небольшой барана чип для BIOS, и 16 Гб оперативной памяти и контроллер памяти, все подачи в 1 FPGA "шлюз" устройство, которое будет посылать на работу, и самой большой проблемой я столкнулся есть передача данных вопрос времени задержки, где в основном я бы теоретически быть представление всех устаревших акций, потому что к тому времени, которое я послал сигнал, обработал его, послал его назад, а затем получил его, а затем передал его на этих 10+ наносекунд приведет меня в конечном итоге с эффективной скоростью хэш ниже 1,5 Mh / с. так что для 10 карт на 16 ГБ при вероятной стоимости $ 750 за карту, или $ 7500- я мог закончить с избиением 240 мГны / с @ 2500 Вт, IE хуже, чем вышка из Rx 480-х.

Теоретически я мог бы сделать карту, с 2-мя процессорами (аналог R9 290 DUO) и стек 2 контроллера памяти, каждый с 16 Гб оперативной памяти на карте памяти и в конечном итоге с рядом 100 MH / с (96 на самом деле), что находится за пределами моего собственные способности, чтобы закончить проектирование и программирование такой карты, и у меня нет большого количества средств, что потребуется для создания первой карты. Все последующие карты будет достаточно недорогой ($ 300- $ 400 для производства)

Другая часть головоломки, конечно, убедившись, что компоненты ОТКРЫТОГО CL / CUDA устройство, совместимые, так что они взаимодействуют с текущими шахтерами, и я также не должен написать свой собственный дополнительный шахтер. В общем, если бы это было действительно прибыльное дело, вы видите кого-то с деньгами, чтобы продуть делать только что.

Так что удачи, и если вы хотите, чтобы заимствовать некоторые из моих научных заметок или существующие в файлах развитие, черкните.