У меня было такое же первоначальное предположение. Она была основана на некоторых быстрых чтениях сравнивающих FPGA и производительность ASIC для подобных задач. Х3 или х4 номера было то, что я был ведущим думать. Однако, не только кто-то на этом форуме предложил performamnce бы порядки x10 до x50 увеличивается с ПЛИС на ASIC, но мы должны учитывать Чипы конечные размеры ткани. А есть еще вариант производителей на сколько фишек включить в каждом продукте или субмодуля. Но давайте предположим, что только для обсуждения, что Jalapeno используется только один чип ASIC, чтобы достигнуть его 3.5GH / с. И мы знаем, что FPGA Single около 0.4GH / с на FPGA чип внутри него. Это означает, что интегральная схема будет около х9 быстрее (если это был только один чип), и в соответствии с мнением другого форума человека. Таким образом, это намного больше, чем х3 или х4. Но делая халапеее всего два или три таких чипов будет означать, что ASICS является x3 для x4.5 быстрее, чем отдельные чипы FPGA, и в соответствии с другими понятиями улучшения производительности в руке. --- Так, кажется, можно либо предполагаемое изменение производительности на чип от FPGA на ASIC.

Кроме того, вопрос, который я никогда не следовал на от кого-то на форумах о потреблении электроэнергии на тех, имеют цены. Jalapeno для exmaple это устройство USB. Сколько энергии требуется для создания этой 3.5GH / с, и будет поддержка USB это?

|| бит