Всем привет!

Я на основе некоторых из моих исследований по теме, в основном используются предыдущие работы ngzhang
где он должен идентифицировать чип:

К сожалению, я не знаю точную оценку скорости используемых устройств.

В Quartus с помощью моего "опытный образец" код, который я использовал для оценки Hardcopy IV,
и другие устройства Stratix и Cyclone V (я помню, что для Cyclone V
можно получить производительность 320 мГ / с на чип @ 160 МГц @ 6 Вт приблизительно).

Тот же самый код на EP3SL150F780C4 дал высокие часы 220 МГц, а на
EP3SL150F780C3 дал Максимальный разгон 250 МГц. Это точно раскатали круглый расчет.
И часы основаны на "Медленное 110mV 85C Модель Fmax Резюме" так что если некоторые OVERVOLT
практика сделать это будет работать немного (вероятно, как 10%) быстрее.

Fitter отчет:

Fitter Статус: Успешно - Вс 1 июля 2012 10:22:07
Quartis II 64-разрядная версия: 11,1 Постройте 173 11/01/2011 SJ Полная версия
Редакция Имя: ALAdder
Верхнего уровня Entity Имя: sha_s4_test
Семейство: Stratix III
Прибор: EP3SL150F780C4
Использование логики: 86%
  Комбинационный ALUTs: 86417/113600 (76%)
  ALUTs памяти: 0/56800 (0%)
  Выделенные регистров логики: 85360/113600 (75%)
Всего регистры: 85360
Всего булавки: 7/488 (1%)
Всего битов блока памяти: 198080/5630976 (4%)

Как вы видите - один из улучшений для дизайна Stratix / Cyclone заключается в использовании ЗУ ... Я использую их с altsyncram примитивным, как
это дает мне возможность реализовать регистры сдвига с read_during_write_mode_mixed_ports => "DONT_CARE" режим, который
является важным или иначе память будет медленнее (рассматривать это как намек на BFL - не использовать altshift_taps или автоматизированный синтез регистров сдвига).

PowerPlay дает оценку около 26214,26 мВт и средней скорости переключения 249,704 миллионов переходов / сек (для 250 МГц установки часов).

Так что же это означает для BFL одного устройства:

1) Без какой-либо практики перегрузок устройство с C4 может поставить 220 * 4 = 880 Mh / с и с С3 250 * 4 = 1000 Мн / с
2) Потребляемая мощность будет (предположим, что PowerPlay лгал, и это 30 Вт @ 250 МГц @ 1,1 В) ~ 50W для C4 чипа и 65 Вт для C3 чипа;
3) в случае перегрузки чипа до 1,2 V C4-чип будет поставлять около 960 мГ / с и чип C3 около 1090 Мн / с, потребляемая мощность будет около 60 Вт и 76W соответственно;

Но так как они уже имеют около 80Вт потребления энергии, что приводит меня к выводу, что чип C3 используются, но логика верхнего уровня и круглая математика уступает и неоптимальные. В основном вы могли бы получить _lower_ производительность просто делать операции в неправильном порядке.

Я уже пытался связаться в личке ОФЗ - относительно моего развития и будущего развертывания ASIC, но нет ответа. Может быть, эта тема будет добавить немного тепла.

Но у меня есть несколько вопросов здесь:
1. Какой чип скорость класс именно там?

2. Какое напряжение там используется (это может быть, вероятно, измеряется многими владельцами BFL синглов)? Является ли это стандартный 1,1 V или что-то вроде 1.2 V?

Было бы неплохо, если бы BFL полного раскрытия здесь о своей предшествующем уровне техники продукта, так как их СИС инициатива, кажется, делает их устаревшими уже.

Также 2 BFL - если вы используете тот же верхнего уровня для ASIC развития, вы не думаете, что вы можете в конечном итоге с продуктом "устаревший-на-прибытие" ? Потому что это не "пользовательские IC дизайн ячейки"Это просто математика, а не сложная часть - как это "тест sha_s4_test.vhd" на самом деле очень маленький файл, в основном с использованием кода RTL-стиля, а не с помощью низкоуровневых примитивов и т.д. Я работать слесарем и синтез без параметров оптимизации. Но - если вы не можете доставить лучшие в оптимизации верхнего уровня, почему я полагаю, что если бы в низком уровне, где все гораздо сложнее, и вы, вероятно, придется сделать двухполупериодного моделирования пользовательских ячеек, и до сих пор есть несколько повторных закрутки? Или в макете - потому что расположение может быть сделано таким образом, с помощью автоматических инструментов, которые будут уничтожать всю заготовленную производительность. (2 DiabloD3 и тех, кто считает, что обычай IC всегда так сложно - НЕТ - я изучил больше - если вы не пытаетесь производительность уборки урожая, и будет делать надежную клетку и не заботиться о производительности много, это _likely_ что ваша клетка будет работать, вы можете даже реализовать ячейку, которая будет работать на разных фабриках ... "портативный" один, но это было бы весьма неэффективно ... На самом деле обычай IC может быть даже дешевле - потому, что в основном это так же, как на печатной плате, но на кремнии, так что если вы делаете дизайн в пути, где вы принимаете широкий допуск ваших транзисторов - вы получите хорошая технологичность, хорошая переносимость, но низкая производительность ... удивительно, но инструменты для пользовательского IC дизайна без экстенсивного моделирования на самом деле дешевле - скажем, например, www.tannereda.com - очень хороший инструмент, чтобы перейти от схемы в макет чипа - вы даже можете получить оценку там бесплатно и попытаться макет несколько транзисторов себя, проверяя их производительность в SPICE ... это было бы, однако, вероятно, далеко от спецификации вы получаете от кремния .. .).

Я бы жаль, если вы работали на СИС в течение довольно длительного периода, и уже есть макет, потому что кажется, что вам придется заново делать, если мои оценки около верхнего уровня, является правильным.

С Уважением,
BitFury.

PS. 2 BFL вентиляторы - пожалуйста, не превращайте в религию ОФЗ 🙂 Там добывающая спекуляции подфорум именно для этой цели.

PPS. Как вы видите _только_ 75% чип используются ... В дополнительном пространстве не может быть установлены приблизительно в 2 раза больше серийных hashers как дополнение, как дизайн с использованием автоматизированного размещения впишется в 90% от чипа. Оставив около 10%. В этих 10% можно разместить около 8 последовательных hashers, работающих на той же или быстрее (ВЕРОЯТНО FASTER) часов. Каждый Hasher вывода дополнительные 3,5 Мн / с - так + 25-28 Мн / с на чип до + 50-56 Мн / с на БФЛ сингл. Установка лучшего теоретический выхода в 1140 Mh / s на BFL сингла.