реветь я знаю HF выпустила свой протокол док и IIRC Avalon имеет также. Я должен бежать, так что я не могу найти ссылку прямо сейчас, но они там.

В СИС являются "просто", Высокий уровень "добыча" делается на хосте общего назначения и СБИС, как на самом деле SHA-2 хэширования двигателей. Это зависит от дизайна до разработки, но, вообще говоря, интегральная схема посылаются получит "капля" двоичных данных (заголовок блока) и цели. СИС принимает заголовок, добавляет случайное слово, хеши он проверяет, если оно меньше, чем цель и удерживает приращение одноразового номера, пока не найдет решение, которое он возвращается. 

Одна проблема с высокой выходной ПСЧ является то, что процессоры SHA-2 выбросить все хэши, которые не соответствуют цели. Даже если цель установить трудность 1, что означает, что только 1 в 2 ^ 32 хэшей будут ниже цели и вернулись. Так возьмите процессор HF 400 GH / с. Даже с мишенью для сложности 1 она возвращает только ~ 4 решения в секунду при более высокой трудности еще меньше. Это сделано, чтобы уменьшить его потребность в высокой пропускной способности соединения между хостом и процессорами.

Я не верю ASIC процессор может быть поручено вернуть решения, которые меньше, чем дифф 1. В теории, это может быть сделано, но я сомневаюсь, что любой дизайнер предположить, кто-то хочет, как в Bitcoin минимальное трудность зашиты на 1 независимо от сети hashrate.