Прежде всего позвольте мне сказать, я рад, что вы выпустили этот

Приятно видеть, что другие работают над декорациями и делиться ими (даже если они не могут быть совершенными лол).

Я также хотел супер "спартанский" подход (минимальная плата, модульная через объединительную плату и так далее). Это похоже на подход, я везу в моей собственной конструкции.

Я не смотрел на PCB / Schematic в деталях, хотя на первый взгляд, я подозреваю, что следующие будут большие проблемы:
- Ваши НПЧИ довольно близко друг к другу. Судя по охлаждению, необходимого на других конструкциях (как на обратной стороне печатной платы и микросхемы через радиатор), вы будете нуждаться больше пространства между ними. Но это только первое впечатление.
- Похоже, что вы используете только 0,1 DIL заголовков для задней панели? и если да, вы используете только 2 булавки на каждой линии питания? Я немного обеспокоен током вы заклинивание через эти контакты. (И относительно небольшие следы). Помните, что добыча FPGA может привлечь свыше 10 Вт на чип (я понимаю, что разделен по линиям электропередач, но VCCINT возьмет на себя основную тяжесть этого)
- Могут ли регуляторы напряжения обрабатывать жеребьёвка из всех 4-х ПВМ? (Это выглядит как ваш VCCINT рег аттестован на 40А, который должен справиться с этим, но должны быть рассмотрены. Также вы изолируя Powerline шума достаточно хорошо между ПВМ?

Я лично надеюсь, что эта конструкция работает хорошо, просто бросали некоторую обратную связь там