Я не попасть в торговые спекуляции ... но США и Китай ранние, потому что они были способны строить шахтер (кирки) ... но рано или последний мы будем видеть эти страны попадают в танец ...

от электротехнического сообщества Stack Exchange, ..

Я заглянул в ASIC, в то время назад, и вот что я нашел:

У каждого есть разные определения слова "СИС", Есть (очень грубо) три-категория: FPGA Конверсия, "нормальный" ASIC, и "полный заказ", Как и следовало ожидать, это в порядке возрастания цены и повышения производительности.

Прежде чем описывать то, что это, позвольте мне сказать вам, как это сделал чип ... Чип имеет от 4 до 12+ "слои", Нижний 3 или 4 слоя содержит транзисторы и некоторые основные взаимосвязанности. Верхние слои почти полностью используются для соединения вместе. "Маски" это своего рода-о, как прозрачных пленок, используемых в фото-травления печатной платы, но есть одна маска на слой IC.

Когда дело доходит до создания СИС, стоимость масок огромно. Это не редкость, вообще для набора масок (8 слоев, 35 до 50 нм), чтобы запустить US $ 1 миллион! Так что нет ничего удивительного, чтобы знать, что большинство "более дешевый" ASIC поставщики очень стараются держать расходы на маски вниз.

FPGA Конверсия: Есть компании, которые специализируются на FPGA для ASIC преобразования. Что они делают, имеет несколько стандартных или фиксированный "база" который затем подгонять. По существу, первые 4 или 5 слоев их чип является одинаковым для всех своих клиентов. Она содержит некоторую логику, которая похожа на общий ПЛИС. Ваш "подгонянный" версия будет иметь некоторые дополнительные слои поверх него для маршрутизации. По существу, вы используете их логику, но подключить его в пути, который работает для вас. Производительность этих чипов может быть 30% быстрее, чем FPGA вы начали. Назад в "день", Это также будет называться "море ворот" или "вентильная матрица" чип.

Pro-х: Low ЯРД (US $ 35 примерно самый низкий). Низкие минимальные количества (10k единиц / год).

Con: Высокая на чипе costs-- может быть 50% стоимости ПЛИС. Низкая производительность, по сравнению с другими решениями.

"Нормальный" СИС: В этом решении, вы проектируете вещи вниз до уровня ворота. Вы берете VHDL / Verilog и скомпилировать его. Конструкция для отдельных ворот взята из библиотеки ворота & Устройства, которые были одобрены производителем чипов (так они знают, что работает со своим процессом). Вы платите за все маски и т.д.

Pro: Это то, что большинство чипов в мире. Производительность может быть очень хорошей. Per-чипе затраты низка.

Con в: ЯРД для этого начинается с $ 0,5 млн долларов США и быстро идет оттуда. Дизайн проверка супер важна, так как простой винт вверх будет стоить много денег. ЯРД + Минимальный заказ кол-во, как правило, около $ 1 млн долларов США.

Полный заказ: Это похоже на нормальный ASIC, за исключением того, что у вас есть flexability для проектирования вплоть до уровня транзистора (или ниже). Если вам нужно сделать аналоговый дизайн, супер низким энергопотреблением, супер высокую производительность, или что-нибудь, что не может быть сделано в нормальном СИС, то это для вас.

Pro: Это требует очень специализированный набор талантов, чтобы сделать правильно. Производительность велика.

Con-х: Same Con как нормальный ASIC, только в большей степени. Шансы завинчивания что-то гораздо выше.

Как вы идете об этом на самом деле зависит от того, сколько работы вы хотите взять на себя. Это может быть как "просто" как предоставление проектных файлов в компанию, как TSMC или UMC и они дают вам обратно голые вафли. Затем вы должны проверить их, вырезать их друг от друга, упаковать их, возможно повторное испытание, и, наконец, обозначить их. Конечно, есть и другие компании, которые будут делать большую часть этой работы для вас, так что все, что вы получаете обратно являются проверенными чипами готовы поставить на PCB.

Если вы дошли до этой точки, и она по-прежнему кажется, что СИС является то, что вы хотите сделать, то следующий шаг должен был бы начать погуглить для компаний и говорить с ними. Все эти компании немного отличаются, так что имеет смысл говорить, как многие из них, как вы можете мириться. Они также должны быть в состоянии сказать вам, что следующий шаг за разговор с ними.

===

Есть два основных способа получить СИС сделано, если вы смотрите на процессы третьих сторон, таких как IBM, OnSemi, STMicro и т.д. Во-первых, работать непосредственно с литейного производства (изготовителя), а второй является работа с группа, которая обрабатывает мелкие заказы.

Работая напрямую с производителем, вы, как правило, покупают производственный цикл для конкретного чипа. Это даст вам несколько пластин с несколькими копиями сумочки. Ридикюль обычно составляет около 15 мм до 20 мм кв. Вы могли бы положить все, что вы хотите в этом пространстве, и вы потом разделить пластины на отдельные конструкции. Если вы делали производственный цикл из одного чипа, ваша конструкция будет плиточные здесь. Я не знаю, цены на это, но это, вероятно, запустить что-то вроде: Стоимость = Маски + N * Вафли, где маски являются доминантой часть ваших затрат. Я бы оценил, что для последних процессов 40 нм, затраты начинаются около $ 2 миллионов человек.

Если вы не ищете для больших объемов, или вы хотели создать прототип дизайна, то есть компании, которые будут покупать бежать из литейнога для одного или двух пластин, а затем продать место в сумочке. Есть две основные компании: MOSIS и CMP. Они планируют покупать только один или два вафель и набор масок, так что их затраты на производство в основном фиксированы. Их цены, как правило, в зависимости от размера вашего дизайна в мм ^ 2. MOSIS не публикуют свои ставки, но дешевая цена ЧМК на процесс 0,35 мкм за 650 евро / мм ^ 2. Нетривиальный дизайн будет стоить $ 3000 или больше за 40 фишек. Чем мельче размер особенности, тем дороже это сделать маски.

Другой вопрос, чтобы рассмотреть, что дизайн программного обеспечения, необходимого для разработки и проверки ИС не дешево, если вы делаете это с университетской.

Теперь вы получили некоторое представление о том, почему рынок шахтеры рынок предзаказ ...