Вернуться   Биткоин Форум > Разработка и Техническое Обсуждение
25 июня 2011, 2:57:20 PM   # 1
 
 
Сообщения: 409
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Взлом Биткоин адресов.
500 Биткоинов взломаны в "мозговом кошельке" с паролем "bitcoin is awesome"
Адрес кошелька: 14NWDXkQwcGN1Pd9fboL8npVynD5SfyJAE
Приватный ключ: 5J64pq77XjeacCezwmAr2V1s7snvvJkuAz8sENxw7xCkikceV6e
подробнее...


Всем кто хочет заработать Биткоины без вложений - рекомендую сайт http://bitcoin-zarabotat.ru
Всем привет.

Это тема, цель состоит в том, чтобы разработать модульную систему FPGA платы настроенную для требований" Официальный Open Source FPGA Bitcoin Miner " http://forum.bitcoin.org/index.php?topic=9047.0

В основном эта система должна состоять из одного "Mainboard" Корпус системы Bus соединения IO.
И затем переменное количество daughtercards, используя формат, как стандартную SO DIMM или аналогичные корпуса одного или нескольких FPGA чипов.

Этот daugtherboards должен быть разработан, чтобы быть переменной в чипах ГСВ используются, так что может показаться на первый бюджет низкая производительность линии, а затем карта СЧ и высокий диапазон производительности в завершающей стадии.


Эта модульная система позволила бы широкому кругу участников Bitcoin, чтобы начать с минимальной установкой с платой и одной FPGA карты и увеличить количество FPGA карт в соответствии с их потребностями и финансовыми возможностями.


Поэтому для того, чтобы довести эту концепцию в реальность я приглашаю всех заинтересованных внести свой вклад в этот процесс развития.

Я надеюсь, что мы можем быть недееспособным, чтобы добраться до стадии PROTOTYP в этом году.


Положение дел: Дизайн Activ

В настоящее время обсуждается: Макет первого testboard для отладки.
                                        Прошивка для MSP430 IC  



Конструктивные особенности которым было принято решение о

Gerneral

FPGA
(В настоящее время Модифицированного макет Olaf.Mandel должны быть использован)


- ПЛИС используется на прототипе является Xilinx Spartan 6 LX 150 FGG 484

- Текущий дизайн будет использовать 2 на печатной плате модуля DIMM ПЛИС, на максимуме.

- Материнская плата Прототип будет держать 5 плат DIMM


Источник питания

(В настоящее время Электропитание li_gangyi будет использоваться)


- Каждая плата модуля DIMM оснащена широкий диапазон входного ~ 11-20V над либо Molex 8981 или бочонок 2,5 / 5,5 разъемом.

- Кроме того, гнездо DIMM обеспечивает 12 V рельсы, поставляемые с БПОМ ATX через материнскую плату, если в модульном использовании.

- Регулирование напряжения обеспечивает напряжения, необходимые для компонентов на DIMM расположено на самой DIMM.
 

связь

- Каждая плата использует одно соединение B USB мини в автономном или шинной системе с помощью штырей DIMM в модульной операции.

- MSP430 СК будет использоваться для BUS (SPI) и обмена данными через USB (оба расположены на невестку и материнских плат).


Таблица данных ПЛИС производительности (оценка)(По Olaf.Mandel)

Новая версия таблицы с более низкими ценами Altera (при условии, 1USD = 0.6891EUR):

чип
O_Shovah сейчас офлайн Пожаловаться на O_Shovah   Ответить с цитированием Мультицитирование сообщения от O_Shovah Быстрый ответ на сообщение O_Shovah


Как заработать Биткоины?
Без вложений. Не майнинг.


25 июня 2011, 3:07:01 PM   # 2
 
 
Сообщения: 409
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Получил 1806 Биткоинов
Реальная история.





Таким образом, первый шаг будет определить потребности этой системы, чтобы дать платформу для " Open Source FPGA Miner ",


Поэтому мы должны определить количество Wich в компании LE или Wich чипов от Wich manufatures будут необходимы для запуска шахтера на минимум в своем полном развернутом этапе.

И дополнительные компоненты Wich аппаратных средств (флэш-память, EEPROM, источник питание, системная шина) необходимы для работы с Mainboard в daughtercards.



Такой подход не должен использовать Standart склад компоненты в не настроенной FPGA или ASIC чипов для того, чтобы получить прототип по разумным ценам.
Вводя Chips настроенные для интеллектуального анализа может быть дополнением к этой концепции в очень долгосрочной перспективе.   
O_Shovah сейчас офлайн Пожаловаться на O_Shovah   Ответить с цитированием Мультицитирование сообщения от O_Shovah Быстрый ответ на сообщение O_Shovah

25 июня 2011, 3:27:25 PM   # 3
 
 
Сообщений: 25
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Хорошая идея. Я был бы заинтересован в покупке такой вещи. Каждую неделю в начале этого готов деньги, поэтому мы должны ускорить я думаю.

Я не эксперт, хотя .. У вас есть несколько штук в виду? Я бы предположил, что, возможно, некоторые "дешево" sha256 существуют чипы, хотя трудно найти?

Изменить: Искал немного для модульных блоков FPGA и нашел это на Ebay http://cgi.ebay.com/XILINX-XCV1000-4BG560C-FPGA-Virtex-LOT-60-PIECES-/170507774436 Жаль, что я не знаю ПЛИС сцены вообще ...
max3t сейчас офлайн Пожаловаться на max3t   Ответить с цитированием Мультицитирование сообщения от max3t Быстрый ответ на сообщение max3t

25 июня 2011, 4:33:19 PM   # 4
 
 
Сообщения: 1268
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Ну, XC2V1000 были большие части в свое время, но сейчас они немного устарели и с текущим дизайном с открытым исходным кодом они не perfom хорошо. Кроме того, Xilinx прекращена поддержка для них с их программным обеспечением, не говоря уже о вашем требует полной версии, которая составляет $ 2000 или так ...

Следующий момент, вы не должен чип, который может выполнять полностью развернутую петлю, а не чипы, которые имеют лучший Mhash / с за $ отношения, с ПХБ-пространством и supportchips включено. Затем потратить некоторое время, добавив несколько дополнительных разъемов и / или периферийные микросхемы, так что после minig закончится, вы могли бы продать доски, как затоваривание, а не только для scapping чипов. Как вы отмечаете, время является фактором, и покупки полупроводниковых чипов в количествах может иметь длительные сроки.

В то время как SO-DIMM форм-фактор выглядит хорошо, я думаю, что будет большая формфактор будет более apropriate. Используя фишки высокой производительности, потребует оборудования охлаждения, которая оказывает влияние на механическую стабильность.
lame.duck сейчас офлайн Пожаловаться на lame.duck   Ответить с цитированием Мультицитирование сообщения от lame.duck Быстрый ответ на сообщение lame.duck

25 июня 2011, 8:17:58 PM   # 5
 
 
Сообщения: 784
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Может быть, либо PCI или PCIe разъемы 1x будет лучше.

Для небольшого светового табло они могут стоять бесплатно, но для более тяжелой доски с вентиляторами они могут быть установлены в случае (по аналогии с ATX или нет). PCIe 1x, вероятно, имеет достаточное количество сигналов для шины здесь, но это может быть хорошо, чтобы иметь больше контактов для питания.

Я не уверен, что ПВМ собирается нужна такие большие поклонники, но это звучит как хорошая идея, чтобы иметь возможность быть более надежным, если это будет необходимо. Мы должны придерживаться соединителей, массовое производства и легко получить за низкую стоимость.
BkkCoins сейчас офлайн Пожаловаться на BkkCoins   Ответить с цитированием Мультицитирование сообщения от BkkCoins Быстрый ответ на сообщение BkkCoins

25 июня 2011, 8:41:15 PM   # 6
 
 
Сообщения: 409
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Может быть, либо PCI или PCIe разъемы 1x будет лучше.

Для небольшого светового табло они могут стоять бесплатно, но для более тяжелой доски с вентиляторами они могут быть установлены в случае (по аналогии с ATX или нет). PCIe 1x, вероятно, имеет достаточное количество сигналов для шины здесь, но это может быть хорошо, чтобы иметь больше контактов для питания.

Может быть, я вам здесь не так. Для материнской платы разъем PCIe может быть решением. Но принимая Altera Cyclone III (80k клетки для одного полного unroled SHA-256 цикла) составляет 180 Ђ, плата SO-DIMM и пассивные компоненты, произведенные в Китае, это что-то вроде 30 Ђ, но местный автобус PCIe мост будет дополнительным ~ 80Ђ так я думаю, что мы должны придерживаться классической системы шины для daughtercards.

Я случае власти я вполне уверен, что это возможно для транспортировки тока по системе шин или дополнительных штифтов на карте.
O_Shovah сейчас офлайн Пожаловаться на O_Shovah   Ответить с цитированием Мультицитирование сообщения от O_Shovah Быстрый ответ на сообщение O_Shovah

25 июня 2011, 9:08:41 PM   # 7
 
 
Сообщения: 784
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Нет, я просто говорю об использовании тех же разъемов на материнской плате, чтобы сцепиться с плагинами.

Я не говорю, что они будут фактическим стандартом PCIe, или моста на PCIe или что-нибудь. Только с помощью этих разъемов, поскольку они являются более надежными, чем слоты DIMM. PCI шире с большим количеством штырьков PCIe x1, так что может обеспечить более свободные контакты для питания.

Изменить: Конечно, мне очень нравится и идея использования поверхностного монтажа соединителя, чтобы получить от сквозных отверстий, которые могут подтолкнуть стоимость вверх. Было бы проще, если бы мы на самом деле знали, сколько охлаждения и сколько насыпного плагин совет будет требовать.
BkkCoins сейчас офлайн Пожаловаться на BkkCoins   Ответить с цитированием Мультицитирование сообщения от BkkCoins Быстрый ответ на сообщение BkkCoins

25 июня 2011, 9:30:40 PM   # 8
 
 
Сообщения: 409
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Хорошо нормально, так что очищается

Как вы говорите слоты DIMM являются надежным ль, но я предпочел бы много полос над этим фактом.

Насколько я знаю, совет DE-115 с полным ша-256 ядра использует около 5 что-нибудь W так охлаждения должна быть только незначительная проблема.
O_Shovah сейчас офлайн Пожаловаться на O_Shovah   Ответить с цитированием Мультицитирование сообщения от O_Shovah Быстрый ответ на сообщение O_Shovah

25 июня 2011, 9:45:05 PM   # 9
 
 
Сообщения: 1268
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Ну, так-DIMM разъем не требуется сверления отверстий в печатной плате, то будет правильно, но я предполагаю, что разъемы в свою очередь, являются более expesive, то же самое с PCI-Express штекеров так далее. Посмотрите на Ebay на самых низких плат затрат, использование стандартных разъемов IDC, я думаю, что будет наиболее экономичным решением. Использование receptangles с длинными булавками позволит укладки Thore чем одной платы, как на стандарте PC104.

Кстати, есть PCI-Express интерфейс чипы от gennun за 15 $ или так, но для этого потребуется компьютер для запуска, автономное решение может снизить потребление энергии в дальнейшем, даже если атом нужно только 10 ватт, у меня есть ARM совет, который потребляет менее 2,5 Вт работает Linux.

Edit: Даже если полный дизайн делает используется только 5 Вт, 95% или около власти будет нагревая FPGA. чтобы вам пример того, сколько это, возьмите маленькую лампочку остроумие hhust 5 Ватт и попытаться охладить его, чтобы вы могли коснуться Glas ... там должны по крайней мере пассивное теплоотвод, лучше в сочетании с каким-то воздухом течь. Это позволило бы на положительной стороне еще несколько МГц. Конечно, нет охлаждения монстра, как для GPU не требуется ...
lame.duck сейчас офлайн Пожаловаться на lame.duck   Ответить с цитированием Мультицитирование сообщения от lame.duck Быстрый ответ на сообщение lame.duck

26 июня 2011, 12:05:29 AM   # 10
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Учитывая название этой темы, это может быть плохой вопрос, но здесь идет: зачем модульная конструкция вообще? Я понимаю намерение держать цену вниз, особенно в случае модернизации аппаратного обеспечения. Но разве не разные виды аппаратного обеспечения (= разные ПВМ) требуют различных линий электропередачи, возможно, различные способы загрузки битового потока?

Если один хочет истинно определить универсальный автобус THT соединяют различные FPGA дочерних плат, то разъем шины на основной плате может обеспечить некоторые общие напряжения и общий (вероятно, последовательный) интерфейс. Но он все еще может быть необходимо для платы FPGA для производства других напряжений локально, и если протокол шины не совместим с битового потока загрузки ПЛИС, то дополнительный CPLD на каждой дочерней платы требуется.

Давайте соберем номера к делу. Цены, которые я даю в евро за прототип величин (= 1). Я не нашел лучшего поставщика, либо.

1x Xilinx Spartan 6 XC6SLX75FGG484 = 68EUR
1x LMZ12002TZ-ADJ для 5V железнодорожных = 8EUR
2x LMZ10503TZ-ADJ для 1.2V и 2.5V = 17EUR общего
различные мелкие детали ~ 5-10EUR

Таким образом, источник питания для одной дочерней платы может составлять до 50% от цены на один простой FPGA. Дочерние платы с несколькими ПВМ, следовательно, более экономически эффективным.

В свете того, что я хотел бы предложить, чтобы сделать простые доски, которые содержат один хост-интерфейс (от а до быть указан вид) и как много FPGAs есть деньги. Это в основном только делает дочерние платы и никакие материнские платы вообще. Плюсы и минусы:

Минусы:
  • Если никаких дополнительных источников питания не требуется на дочерних платах, то мой аргумент выше не имеет места. В этом случае, модульный подход может предложить ценовые преимущества обещанных. Но это может быть справедливо только для определенного класса дочерних плат.
  • Хост-интерфейс необходим для каждой платы (стоимость может быть около 5-15EUR, может быть)

Плюсы:
  • Нет ошибок, склонные и / или дорогостоящие разъемы (3EUR на разъем)
  • Нет необходимости указывать универсальный интерфейс, который работает на разных ПВМ или более поздней версии ASICS: просто переписать прошивку хост-интерфейс для каждого типа платы
  • Никакого дополнительного адаптера логика на дочерней плате (возможно 5EUR)
  • Quicker время разработки: не требуется материнская плата не

Перед тем как эта нить началась, я смотрел в делать что-то вроде этого. В то время как оригинальное предложение (http://forum.bitcoin.org/index.php?topic=9047.msg280549#msg280549) Была основана на PIC18F97 из-за его способности Ethernet, я думал о FT2232H, потому что она может работать и как JTAG и мастер SPI и требует минимального программирования. Таким образом, плата не полностью стоять в одиночку, но USB раб. Дело в том, незавершенное. Я начал с доской для одного FPGA, чтобы проверить, если я могу заставить его работать. Больше ПВМ позже может быть добавлена ​​к конструкции: они соединены два последовательных цепей через JTAG и SPI. Шина SPI используется как для конфигурации, а затем для связи.

Дизайн программного обеспечения: Cadsoft Eagle 5,1
Текущий статус: Схематическая закончена, маршрутизация начала, не тестируется на всех!
URL: https://rapidshare.com/files/534181114/single.zip

Комментарии очень приветствуются!

PS: Я смотрел на таблицу в PIC18F97, и это делает меня очень уверен, что я хотел бы кто-нибудь другой разработать код.
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel

26 июня 2011, 12:44:33 AM   # 11
 
 
Сообщения: 157
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

I2C для FPGA <-> провести коммуникации. SPI требует слишком много выбора чипа линий ..

FT2232 будет большой, USB + JTAG. Это то, что я смотрю на то, если я решу сделать доску.
вдыхание сейчас офлайн Пожаловаться на вдыхание   Ответить с цитированием Мультицитирование сообщения от вдыхание Быстрый ответ на сообщение вдыхание

26 июня 2011, 1:36:26 AM   # 12
 
 
Сообщения: 409
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Учитывая название этой темы, это может быть плохой вопрос, но здесь идет: зачем модульная конструкция вообще? Я понимаю намерение держать цену вниз, особенно в случае модернизации аппаратного обеспечения. Но разве не разные виды аппаратного обеспечения (= разные ПВМ) требуют различных линий электропередачи, возможно, различные способы загрузки битового потока?

Там нет плохих вопросов    

Итак, позвольте мне объяснить мою точку зрения:
Одним из центральных asumption моей идеи в том, что процедура загрузки оба большого Компаниса Xilinx Altera не изменилась за последние несколько поколений, поэтому я надеюсь, что им идти по этому пути.
Далее основная плата будет поставлять несколько рельсов из 5 В 3,3 В 1,5 В и других, если это необходимо. В течение последних поколений ПЛИС напряжение, поставляемое сводилось шаг за шагом, чтобы в будущем это должно быть просто сломать Обязательным это дальше.

В конце концов, материнская плата просто имел в виду, чтобы обеспечить полосы для основного источника питания и аппаратного интерфейса и хранения daughtercards.

Я должен признать, я не проверил на всех ценах можно IO решения и блоки питания, так что вы можете иметь точку относительно вашей части аргументации.
  

1x Xilinx Spartan 6 XC6SLX75FGG484 = 68EUR
1x LMZ12002TZ-ADJ для 5V железнодорожных = 8EUR
2x LMZ10503TZ-ADJ для 1.2V и 2.5V = 17EUR общего
различные мелкие детали ~ 5-10EUR

В основном я использовал бы чип Altera с минимальными 80К клеток раскатать один полный ша-256 цикла, но тот личный perferation и не фиксирована
http://search.digikey.com/scripts/DkSearch/dksus.dll?Detail&Имя = 544-2561-ND

Я думаю, что этот циклон 3 будет хороший компромисс между производительностью расходов затрат, но я все еще жду подтверждения, если это FPGA будет suitible для текущего программного обеспечения FPGA Miner

В этот чип около 175 Евро и, следовательно, намного дороже, чем ваш выбор затраты на питание станет менее актуальным.
Но я думаю, что этот чип будет как минимум в качестве конвейерных конструкция Miner для менее клеток proofen быть намного менее эффективным.

Таким образом, подход будет разместить только один FPGA на дочерняя вместе с источником питания и использовать материнскую плату только fьr проведения и основные IO и блок питания.
Учитывая partcosts вы процитированные мы могли бы закончить somewere около 220 евро за один карты которым может показаться много, но это улучшение по сравнению с текущим developlers плат.
Затраты на материнской плате будет практически не имеет значения по сравнению, как это не будет дома никаких существенных компонентов.


Я думал о FT2232H, потому что она может работать и как JTAG и мастер SPI и требует минимального программирования. Таким образом, плата не полностью стоять в одиночку, но USB ведомое

Мне нравится идея устройства USB. Но, может быть, я уже missunderstood, было бы возможно использовать чип для каждой платы, чтобы обеспечить ему возможность USB для того, чтобы с общается USB порта стандартного ПК?
С таким образом система должна быть abeled использовать различные FPGA, а позже даже ASIC годов.

Большое спасибо за ваши файлы проекта я просто был краткий взгляд, но будет проходить через них в течение следующей недели.

Как я вижу, вы используете EAGLE поэтому, возможно, я вернусь на вас с моей идеей макетов.

Я был бы рад, что вы помогаете в дальнейшем продолжать этот проект и помочь мне обсудить все nessecary компоненты.

С уважением

Jens


O_Shovah сейчас офлайн Пожаловаться на O_Shovah   Ответить с цитированием Мультицитирование сообщения от O_Shovah Быстрый ответ на сообщение O_Shovah

26 июня 2011, 6:01:08 AM   # 13
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

I2C для FPGA <-> провести коммуникации. SPI требует слишком много выбора чипа линий ..

Я использовал SPI, потому что он также может быть использован для загрузки битового потока (JTAG на самом деле не нужен в данном случае). Что касается отдельных линий: вы можете продолжать использовать только один, даже если у вас есть несколько фишек: шлейфовании различных устройств. Из статьи Википедии http://en.wikipedia.org/wiki/Serial_Peripheral_Interface_Bus#Daisy_chain_SPI_configuration:



FT2232 будет большой, USB + JTAG. Это то, что я смотрю на то, если я решу сделать доску.

Хороший вопрос: нормальный FT2232 имеет гораздо больше поддержки со стороны существующих программ загрузить. Я выбираю FT2232H, потому что у него есть два MPSS единица: один для JTAG и один для SPI. Цены на оба почти идентичны по Digikey, но вы доплачивать за питание сколько нужно FT2232H. Может быть, я буду отрекаться это решение и вернуться к FT2232D, если я решу не требуется больше поддержки JTAG.
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel

26 июня 2011, 6:14:04 AM   # 14
 
 
Сообщения: 784
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Если SPI адекватен как для конфигурации и трафика данных, то я доволен тем, что в одиночку. Нет необходимости в JTAG кроме как вариант возможно. Важно то, чтобы придумать стандарт шины и протокол (для рабочих данных, так как протокол конфигурации является FPGA определена) и выбрать физический разъем.

Тогда люди могут сделать либо подключаемые модули, платы контроллера или как и принимать любой подход работает для них, зная, что позже они будут иметь доступ к более, чем просто их собственной работе.

Что касается власти, я думаю, что, взглянув на то, что сила тока в ПВМ нужно, это начало. Я думал, что в основном они ничего над 2.5V не нужны, но я предполагаю, что некоторые из них старых, необходимых 3.3V. Я мог видеть, что делает основную плату, где некоторые регуляторы мощности были по желанию, чтобы люди могли выбрать, чтобы добавить их в случае, если они нуждаются в этом для их конструкции.
BkkCoins сейчас офлайн Пожаловаться на BkkCoins   Ответить с цитированием Мультицитирование сообщения от BkkCoins Быстрый ответ на сообщение BkkCoins

26 июня 2011, 7:02:26 AM   # 15
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

[...]
Итак, позвольте мне объяснить мою точку зрения:
Одним из центральных asumption моей идеи в том, что процедура загрузки оба большого Компаниса Xilinx Altera не изменилась за последние несколько поколений, поэтому я надеюсь, что им идти по этому пути.
Далее основная плата будет поставлять несколько рельсов из 5 В 3,3 В 1,5 В и других, если это необходимо. В течение последних поколений ПЛИС напряжение, поставляемое сводилось шаг за шагом, чтобы в будущем это должно быть просто сломать Обязательным это дальше.

Я не знаю, Altera, но вы можете комбинировать Xilinx устройства разных поколений в одной конфигурации цепи. Если вы можете комбинировать устройства различных производителей в одной цепи больше, чем я могу догадаться, хотя. В принципе, вы должны быть в состоянии сделать это с JTAG, но это кажется более громоздким для меня, чем другой интерфейс (личные предпочтения).

[...]

1x Xilinx Spartan 6 XC6SLX75FGG484 = 68EUR
[...]

В основном я использовал бы чип Altera с минимальными 80К клеток раскатать один полный ша-256 цикла, но тот личный perferation и не фиксирована
http://search.digikey.com/scripts/DkSearch/dksus.dll?Detail&Имя = 544-2561-ND

Я использовал этот чип, потому что я использовал Xilinx в прошлом, и потому, что XC6SLX75 является крупнейшим чипом свободного ISE WebPack позволяет работать с. Он совместим по контактам с более крупными чипсов, хотя. Поэтому, как только кто-то подходящее двойное количество, XC6SLX150 может быть использован (Ђ123.34 в Avnet для коммерческой версии в FGG484 пакете при максимальной степени скорости). Но я согласен: есть много различных возможностей, для которых FPGA на выбор.

[...]
Я думал о FT2232H, потому что она может работать и как JTAG и мастер SPI и требует минимального программирования. Таким образом, плата не полностью стоять в одиночку, но USB ведомое

Мне нравится идея устройства USB. Но, может быть, я уже missunderstood, было бы возможно использовать чип для каждой платы, чтобы обеспечить ему возможность USB для того, чтобы с общается USB порта стандартного ПК?
С таким образом система должна быть abeled использовать различные FPGA, а позже даже ASIC годов.

Да, это идея. Вам нужно будет инвестировать в USB-концентраторов, если у вас есть несколько карт, но это не так дорого (например, all12013: 13 портов для 20EUR).

Рамку разными словами: Я выбрал модульный подход, при котором "материнская плата" состоит из обычного ПК или нетбука, большого источника питания 1 и концентратора USB (все от готового), и "автобус" состоит из одной линии напряжения питания и USB. мой "дочерние платы" то может быть что угодно (Xilinx, Altera, этажерки, 1 FPGA, 10 FPGA на одной плате, ...) и он смешивается и работает (если она вообще работает, то есть). Но мне нужно одно решение питания на каждой плате.

Ваш подход заслуживает внимания, если все платы используют подобные напряжения питания. Тогда ваши дочерние платы не требуют специализированного питания на всех, его все на материнской плате. Это может работать, если один делает материнские платы для конкретной ПВМ (например, 1. + 1. + 2. материнской платы). Это позволяет шахтер действительно добавить один FPGA одновременно с минимальными дополнительными затратами. Просто обратите внимание на падение напряжения на разъеме между досками: 1.2V со скоростью до 4A требует очень низкого сопротивления.

Небольшая зернистость, безусловно, является важной для людей, начиная с добычей полезных ископаемых. Но это также предполагает, что доски доступны где-то по фиксированной (низкой) цене в небольших количествах. Забудьте о прототипировании сейчас, давайте поговорим позже. Если компания не предпринимает шаги, мы должны объединить вместе заказы доски, чтобы получить приемлемые цены. Эти заказы будут поступать в волнах, так многообещающий шахтер, возможно, придется подождать некоторое время, чтобы получить новую дочернюю плату с еще одним FPGA. Вот почему я хотел бы сохранить детализацию немного больше (покупать реже, но больше ПВМ за один раз).

В качестве примера: это для старой конструкции, которая не имела ничего общего с вычислением на всех, но цена прорывается могут быть показательны. Изложенное является цена на плате для различных суммарных производства плат в один проход.

Всего плат
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel

26 июня 2011, 7:22:16 AM   # 16
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Если SPI адекватен как для конфигурации и трафика данных, то я доволен тем, что в одиночку. Нет необходимости в JTAG кроме как вариант возможно. Важно то, чтобы придумать стандарт шины и протокол (для рабочих данных, так как протокол конфигурации является FPGA определена) и выбрать физический разъем.

Так что я слышу голос за возвращение к FT2232D, падение JTAG и используя MPSS сделать связь SPI. Работы для меня, хотя я не уверен, что я буду делать в этой версии стадии прототипирования. Может быть, для следующей доски ...

[...]
Что касается власти, я думаю, что, взглянув на то, что сила тока в ПВМ нужно, это начало. Я думал, что в основном они ничего над 2.5V не нужны, но я предполагаю, что некоторые из них старых, необходимых 3.3V. Я мог видеть, что делает основную плату, где некоторые регуляторы мощности были по желанию, чтобы люди могли выбрать, чтобы добавить их в случае, если они нуждаются в этом для их конструкции.

Правильно, Xilinx Spartan 6 может работать с 1.2V и 2.5V (либо один 2.5V или два, один с дополнительными фильтрами, чтобы избавиться от шипов). Быстрее ПВМ может иметь даже более низкие напряжения. Как я уже писал в ответ на O_Shovah, зависит многое, если один готов строить материнские платы для одного конкретного набора напряжений. Если да, то многие FPGA доски могут разделить эти материалы. Если нет, то каждая дочерняя плата не должна содержать специализированные источники питания. Тогда накладные расходы на добавление FT2232 (D / H) для каждой дочерней платы и покончив с материнской платой полностью кажется минимальным мне.

Так что все сводится к этим вариантам (с моей точки зрения):

  • Сборка системных плат, которые являются специфическими для одного набора напряжений питания, а затем принять FPGA дочерних плат.
  • Строительные доски, которые содержат все (связь, энергетика, FPGA), например, 1xFPGA для начального уровня и 8xFPGA для последующих обновлений.

Если один идет с подходом материнской платы, то количество FPGA дочерних плат, которые соответствуют сравнимо или меньше с наибольшим числом ПВМ, что можно было бы поставить на одну доску. Он отлично подходит для медленного модернизации (если платы имеются), но является более дорогим и громоздким, чем наличие специализированного совета того же числа ПВМ.

Эти вещи не обязательно является взаимоисключающими: схема для дочерней платы и разгромленного расположения вокруг FPGA может быть относительно легко встроить в конструкцию для всеохватывающих плат, которая содержит больше FPGAs. Таким образом, материнская плата для шахтеров начального уровня, а затем один PCB, который содержит все необходимое для людей, желающих обновить в больших шагов.
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel

26 июня 2011, 7:48:08 AM   # 17
 
 
Сообщения: 1268
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Хотя я не думаю, что будет нехватка IO-Пена на FPGA я хочу отметить, что ромашка прикована конфигурация не распространяется только на очень частный случай использования в качестве выходного регистра. Я даже знаю, если это действительно ист SPI или просто набор последовательных регистров сдвига. Что делать, если slve предполагается вывести байт, который будет таковой следующий байт после байта быть: выходной байт или только полученный байт? Существует, конечно, протокол для использования «неограниченное» количества фишек, только с постоянным числом 4 линий. Вы когда-нибудь слышали о тех JTAG

Так JTAG для загрузки битового потока будет хорошо, это будет работать для Altera, Xilinx. РЕШЕТКИ даже в смешанных конфигурациях, используя формат SVF с вареньем игрока.

Одно примечание к предлагаемой конфигурации устройства, 3А @ 1,2 может быть немного меньше, так как это только 3,6 Вт и тот факт, что дизайн fpgaminers просто нужен 4,4W. Может быть, Xilinx Чипы имеют лучшее соотношение Mhash / J, но там, кажется, конвейерный дизайн в очереди с более высокими часами, которые нуждаются в большей мощности.

Множественный FPGA на борту звучит хорошо, но я думаю, где один только покупает один FPGA для тестирования следующего покупает полный лоток Конечно, есть возможность частично заселенных платы, но сборка с множеством различных конфигураций приведет к увеличению стоимости установки. Я по крайней мере, могу противостоять искушению тоста 500 евро в печи для пиццы.
lame.duck сейчас офлайн Пожаловаться на lame.duck   Ответить с цитированием Мультицитирование сообщения от lame.duck Быстрый ответ на сообщение lame.duck

26 июня 2011, 8:07:42 AM   # 18
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

Хотя я не думаю, что будет нехватка IO-Пена на FPGA я хочу отметить, что ромашка прикована конфигурация не распространяется только на очень частный случай использования в качестве выходного регистра. Я даже знаю, если это действительно ист SPI или просто набор последовательных регистров сдвига. Что делать, если slve предполагается вывести байт, который будет таковой следующий байт после байта быть: выходной байт или только полученный байт? Существует, конечно, протокол для использования «неограниченное» количества фишек, только с постоянным числом 4 линий. Вы когда-нибудь слышали о тех JTAG
[...]

В основном, это набор регистров сдвига: в последнее время SS # утверждаются (собирается низким), рабы положить все, что они хотят, чтобы отправить в регистр. Затем мастер часы регистра через, посылая новые инструкции к рабам. Когда SS # будет сброшен (идущий высоко), то рабы считывают эти данные из своего регистра. Это из Корсики требует команды NOP, если мастер хочет обратиться только одного раба, остальные должно быть отправить эту NOP. Что касается JTAG: он может быть использован, но доступ к нему из проекта после завершения конфигурации? Это было бы мило, конечно! JTAG медленнее, чем SPI на той же тактовой частотой, потому что он должен делать больше регистров адресация. Но накладные расходы могут быть стоят в подходе материнской платы, чтобы иметь универсальную шину. Для специализированного совета с его собственным интерфейсом чипсов, нет большой разницы между JTAG и SPI для скорости и сложности протокола, за исключением.

Одно примечание к предлагаемой конфигурации устройства, 3А @ 1,2 может быть немного меньше, так как это только 3,6 Вт и тот факт, что дизайн fpgaminers просто нужен 4,4W. Может быть, Xilinx Чипы имеют лучшее соотношение Mhash / J, но там, кажется, конвейерный дизайн в очереди с более высокими часами, которые нуждаются в большей мощности.

Я сказал, 4, который я получил от предложения National Semiconductor WebBench. Это не выход отчета Мощность ИСЭ. Что же касается Mhash / J: без подсказки.

Множественный FPGA на борту звучит хорошо, но я думаю, где один только покупает один FPGA для тестирования следующего покупает полный лоток Конечно, есть возможность частично заселенных платы, но сборка с множеством различных конфигураций приведет к увеличению стоимости установки. [...]

Я думаю, что экономия для производства печатных плат минимальна, если они там вообще: в конце концов, вам все равно придется платить за дополнительную область. Это все сводится к числу размеров платы и количества досок в размере.

[...]  Я по крайней мере, могу противостоять искушению тоста 500 евро в печи для пиццы.
Печка для пиццы? Это 22x22 BGA! Можете ли вы переформатировать что-то вроде этого дома? Я ожидал, что придется иметь это изготовить.
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel

26 июня 2011, 8:23:38 AM   # 19
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

[...] Что касается JTAG: он может быть использован, но доступ к нему из проекта после завершения конфигурации? Это было бы мило, конечно! JTAG происходит медленнее, чем SPI на той же тактовой частотой, потому что он должен делать больше зарегистрировать объявления [D] ressing. Но накладные расходы могут быть стоят в подходе материнской платы, чтобы иметь универсальную шину. Для специализированного совета с его собственным интерфейсом чипсов, нет большой разницы между JTAG и SPI для скорости и сложности протокола, за исключением.
[...]

Хорошо, я просто нашел BSCAN_SPARTAN6 примитивно. До сих пор не ясно, о том, как его интерфейс, хотя. Но он отвечает на вопрос: можно использовать JTAG в материнскую плату и Дочерняя дизайна. Просто нужно несколько DIP-переключателей на короткий ТДИ в TDO для незаселенных слотов.

Я все больше и больше думать о сбросив SPI полностью даже для выделенных плат в пользу JTAG. Но кто-нибудь есть пример того, как использовать примитивные в дизайне?
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel

26 июня 2011, 8:44:46 AM   # 20
 
 
Сообщений: 70
Цитировать по имени
цитировать ответ
по умолчанию Re: Hardware Разработка дизайна Модульная FPGA Miner

[...]
Я все больше и больше думать о сбросив SPI полностью даже для выделенных плат в пользу JTAG. Но кто-нибудь есть пример того, как использовать примитивные в дизайне?

В следующий раз я обещание искать перед отправлением:
http://groups.google.com/group/alt.sources/msg/e04b5117d101a5a7?
Olaf.Mandel сейчас офлайн Пожаловаться на Olaf.Mandel   Ответить с цитированием Мультицитирование сообщения от Olaf.Mandel Быстрый ответ на сообщение Olaf.Mandel



Как заработать Биткоины?

Bitcoin Wallet * Portefeuille Bitcoin * Monedero Bitcoin * Carteira Bitcoin * Portafoglio Bitcoin * Bitcoin Cüzdan * 比特币钱包

bitcoin-zarabotat.ru
Почта для связи: bitcoin-zarabotat.ru@yandex.ru

3HmAQ9FkRFk6HZGuwExYxL62y7C1B9MwPW